광운대학교
KwangWoon University

가환성 기반 LUT축소를 이용한 혼합 정밀도 곱셈기의 면적 최적화

노지우 최성우 강조인 최희선 김윤지 이성원*

Index

01. Introduction

02. 관련 연구

03. 실험설계

04. 실험 결과

05. 결론


Introduction

저정밀 연산기의 면적 최적화

MAC 배열이 칩 면적의 큰 비중을 차지
· MXU(MAC 배열)가 TPU 다이 면적의 24%
· MXU 내부는 256×256, 동일 MAC 65,536개의 반복 구조

단위 연산기의 면적이 배열 전체로 증폭
· MAC 1개의 절감이 65,536배로 곱해져 나타남
· NVIDIA H100은 FP8 기준 약 54만 개 규모

→ 회로 수준의 면적 최적화가 중요



Google TPU의 다이 플로어플랜
출처: N. P. Jouppi et al.,
"In-Datacenter Performance Analysis of a Tensor Processing Unit,"

Introduction

실험 대상: E5M2 와 E4M3 의 혼합연산에 사용될수 있는E5M3 포맷의 곱셈기
두 E5M3 피연산자를 곱해하나의E5M3 결과를 출력

곱셈기는 조합논리 곱셈 코어를 입력 레지스터와 출력 레지스터로 감싼구조로, 조합 경로를
레지스터간 경로(register-to-register) 로 만들어 타이밍 클로저를 검증할 수 있도록 함




그림 1. E5M2 와 E4M3 의
혼합 정밀도 곱셈을 위한 E5M3 구조

Table 1: Details of FP8 Binary Formats

	E4M3	E5M2
Exponent bias	7	15
Infinities	N/A	$S.11111.00_2$
NaN	$S.1111.111_2$	$S.11111.\{01, 10, 11\}_2$
Zeros	$S.0000.000_2$	$S.00000.00_2$
Max normal	$S.1111.110_2 = 1.75 * 2^8 = 448$	$S.11110.11_2 = 1.75 * 2^{15} = 57,344$
Min normal	$S.0001.000_2 = 2^{-6}$	$S.00001.00_2 = 2^{-14}$
Max subnorm	$S.0000.111_2 = 0.875 * 2^{-6}$	$S.00000.11_2 = 0.75 * 2^{-14}$
Min subnorm	$S.0000.001_2 = 2^{-9}$	$S.00000.01_2 = 2^{-16}$

출처: P. Micikevicius et al., "FP8 Formats for Deep Learning,"

관련 연구

S. Kumar, V. P. Sharma et al.,
DHFP-PE: Dual-Precision Hybrid Floating Point Processing Element for AI Acceleration
→ Double precision MAC PE를 제안하고, 비트 분할 기법을 적용하여 연산기 구조 차원에서 면적과 전력을 절감

Y. Guo, Q. Zhou et al.,
High-Efficiency FPGA-Based Approximate Multipliers with LUT Sharing and Carry Switching
→ LUT 공유를 활용한 근사 곱셈기를 통해 곱셈 연산을 LUT로 효율적으로 구현

실험 설계

Base

가수부 곱셈을 곱셈기로 수행하고 정규화, 라운딩 (round-to-nearest-even), 라운딩 오버플로우를 논리회로로 구현

Full LUT

곱셈 · 정규화 · 라운딩 · 라운딩 오버플로우를 64개 엔트리의 단일 LUT로 대체

Half LUT (제안)

곱셈의 가환성 (A×B =B×A)에 의한 결과 중복을 제거하여 LUT를 36개 엔트리로 축소

0.5μm CMOS 공정의 MyChip 표준 셀 라이브러리를 대상으로 Cadence Genus를 사용하여 논리 합성을 진행

실험 결과

가환성을 활용한 LUT 축소

세가지 설계가 모두 타이밍 위반을 일으키지 않는 범위인 100MHz 부터 200MHz 까지 10MHz 간격으로
주파수를 변화시키며 평균 면적을 측정

→ Full LUT 는 Base 대비 평균 4.4% 감소, 일부 주파수에서는 오히려 면적 증가
반면 가환성을활용하여LUT 를 축소한 Half LUT 는 평균 9.0% 의 면적 절감을 달성

표 1. 100∼200 MHz 평균 면적 및 Base 대비 면적 절감률

설계	평균 면적	Base 대비 면적 절감률
Base	128,448	—
Full LUT	122,845	4.4%
Half LUT	**116,939**	**9.0%**

실험 결과

주파수 대비 면적비교


100MHz 부터 300MHz 까지 10MHz 간격으로 주파수를 변화시키며 주파수에 따른 면적 변화와
각 설계에서 타이밍 위반이 일어나는 지점을 비교

→ Base 는 주파수가 높아질수록 면적이 급격히 증가
반면 제안한 Half LUT 면적 증가가 완만하며, Base 와의 격차가 주파수에 따라 확대됨

→ Base 는 200MHz 까지만 타이밍을 충족하는 반면, Half LUT 와 Full LUT 는 각각 230MHz, 240MHz 까지 충족

표 2. 주파수별 Base 대비 Half LUT 면적 절감률

주파수 (MHz)	Base	Half LUT	면적 절감률
100	120,154	111,514	7.2%
160	131,674	116,122	11.8%
190	139,968	121,882	12.9%
200	**156,096**	**124,531**	**20.2%**



결론

가환성을 활용한 LUT 축소

단순한 LUT대체 (Full LUT) 만으로는 면적 절감이 평균 4.4% 에 그치고 일부 주파수에서는 오히려 증가,
곱셈의 가환성(A×B =B×A)으로 LUT를 축소한 Half LUT은 최대 20% 의 면적 절감 달성

주파수 대비 면적비교

면적 절감 효과는동작 주파수가 높을수록 커지며, LUT 기반 설계는 달성 가능한 최대주파수 (Fmax) 또한 Base 대비 15% 향상됨

향후 연구

제안 곱셈기를 시스톨릭 MAC 배열에 통합하여 시스템 수준의 면적 및 전력 절감 효과를 검증하고자 함